Wiadomości w kategorii FPGA

28 kwietnia 2016

Verilog – tablice wielowymiarowe i wczytywanie danych z pliku

Dwieście elementów o rozmiarze 8 bitów: Odpowiednik w C: char t1[200]; Osiem elementów o rozmiarze 200 bitów: Odpowiednik w C: brak (nie ma zmiennej o dł. 200 bitów)

» Czytaj dalej...

16 marca 2016

ModelSim – symulacja Altera Megacore FIR II

Na początku trudne może być przebrnięcie przez wszystkie konfiguracje IP Core’ów. W tym tutorialu zaprezentuję jak zacząć z symulacją IP Core od Altery. Poradnik wiąże się i jest niejako rozwinięciem tutoriala „Quartus II i ModelSim Tutorial”. Aby rozpocząć należy otworzyć przykładowy pusty projekt. Następnie przejść do generowania IP Core: Możemy sobie zdefiniować wiele IP Core-ów. Z tego, w oknie “Save IP Variation” wpisujemy nazwę identyfikującą […]

» Czytaj dalej...

1 lipca 2014

Quartus II i Modelsim – tutorial

Jak zasymulować prosty kod z Quartusa w Modelsimie? Tutorial. Kod testowy: Symulację przeprowadzamy tworząc plik testbench. Aby to zrobić wpierw trzeba kod zsyntezować – klikamy “Analysis & Syntesis” (Ctrl-K):

» Czytaj dalej...

27 maja 2014

Płytka rozszerzeń do Altera de0-nano

Kupując płytkę Altery De0-nano kierowałem się przede wszystkim kompromisem ceny do ilości zasobów logicznych. Wybrałem zestaw De0-nano. Płytka jest właściwie goła więc zaprojektowałem rozszerzenie które dołącza między innymi wyjście VGA oraz RS232. Zaprojektowany i wydrukowany metodą termotransferu prototyp początkowo nie działał dobrze – układ MAX232 strasznie się grzał. Błędny okazał się schemat a dokładniej podłączenie kondensatorów. Dotyczyło to różnicy w połączeniu kondensatorów MAX232 […]

» Czytaj dalej...
|